北京大学と中国科学院上海マイクロシステム情報技術研究所の研究者らは、相変化メモリスタを用いた神経動力学システムチップを共同開発した。この研究成果は『Science』誌に掲載され、タイトルは「相変化メモリスタを用いた10ミリ秒未満の神経動力学システム」である。本研究は、デバイス物理...
北京大学と中国科学院上海マイクロシステム・情報技術研究所の研究チームは、相変化メモリをベースとした神経力学システムチップの開発に成功した。
この研究成果は『Science』誌に掲載され、「相変化メモリを用いたサブ10ミリ秒神経力学システム」 と題されている。本成果は、デバイスの物理特性と神経力学アルゴリズムを組み合わせた制御可能なメモリ内計算方式を提案している。
このプロトタイプシステムは、神経力学システムの1回の反復遅延を 2.12ミリ秒 にまで短縮した。発表された実験では、既存の専用アクセラレータと比較して、速度とエネルギー効率を大幅に向上させると同時に、高忠実度の皮質表面再構成と三次元多様体メッシュ生成を実現した。
神経力学システムは、ニューラルネットワークの表現力と微分方程式による連続的な時間発展メカニズムを融合したものである。
このシステムは、物理システムの時間変化をモデル化する必要がある以下のようなタスクに適している。
しかし、こうしたシステムの計算要求は極めて厳しい。神経力学モデルの求解には通常、数値積分、誤差推定、適応的ステップ幅探索を繰り返し行う必要がある。各反復では、ニューラルネットワークの評価が複数回行われ、中間データがメモリと処理ユニット間で頻繁に移動する。
従来のフォン・ノイマンアーキテクチャでは、ストレージと計算が物理的に分離されている。計算処理全体を通じて、データはメモリ、キャッシュ、演算ユニット間を往復しなければならない。このデータ移動自体が時間とエネルギーを消費し、場合によっては数学演算そのものよりもコストがかかる。
半世紀近くにわたり、神経力学システムが、正確な連続モデリングを維持しつつ、リアルタイムアプリケーションに求められる低遅延動作を実現するという核心的課題は、依然として解決が困難であった。
研究チームは、相変化メモリデバイスの2つのプログラム可能な特性を利用して、この課題を解決した。
研究者らは、これらの物理効果を単なる補正すべき欠陥として扱うのではなく、有用な計算操作に直接マッピングした。
コンダクタンスのドリフトは、その場での適応的積分ステップ幅探索を実現するために用いられた。
マルチレベルのコンダクタンス状態は、アレイ内部での積和演算のために使用された。
これにより、神経力学アルゴリズムの重要な部分がデバイス自体の物理的振る舞いによって実行される、制御可能なメモリ内計算システムが構築された。
[画像説明]
数値ソルバーは常に同一の時間ステップ幅を使用するわけではない。
モデル化するシステムがゆっくり変化する場合、大きなステップ幅でも十分な精度が得られ、計算量を削減できる。システムが急速に変化する場合、誤差を制御するために小さなステップ幅が必要となる。
従来のハードウェアでは、デジタルロジックを用いてこのステップ幅を繰り返し計算、比較、調整する。一方、新しいシステムでは、実効的な積分ステップ幅を相変化デバイスのコンダクタンス状態にエンコードし、探索プロセスにおいてその制御された物理的遷移を利用する。
その結果は、単にメモリがプロセッサの近くに配置されるというだけでなく、メモリデバイス自体がアルゴリズムの実行に直接関与するというものだ。
組み込みニューラルネットワークは、依然として重みの保存と行列演算の実行を必要とする。
研究チームは、精密にプログラムされたマルチレベルコンダクタンス状態を用いて、高密度の相変化メモリアレイ内にこれらの重みを表現した。行列ベクトル乗算は、数値を個別のデジタル乗算器や加算器に繰り返しロードすることなく、アレイ内で直接実行できる。
適応的ステップ幅探索とニューラルネットワーク推論を同一の物理システム内で組み合わせることで、以下の要素を削減できる。
このデバイス・アルゴリズム・アーキテクチャの協調設計こそが、本チップがモデリング精度を維持しながら遅延を低減できる主な理由である。
本神経力学システムチップは 40nmプロセス で製造されている。
メモリ内計算とステップ幅ドリフトアレイの総面積はわずか 0.28 mm² である。設計には、プログラミングパルス発生器、アナログデジタル変換器、ドライバ、その他の周辺ロジックといったサポート回路も含まれている。
チップは 50 MHz で動作する。1回の積分ステップには9段のパイプラインが採用され、実測の反復遅延は 2.12 ms に達する。
[画像説明]
| 仕様 | 報告値 |
|---|---|
| 製造プロセス | 40nm CMOS |
| ENN-CIMとステップ幅ドリフトアレイの合計面積 | 0.28 mm² |
| 相変化メモリアレイ | 147K 1T1Rセル |
| 動作周波数 | 50 MHz |
| 統合パイプライン | 9段 |
| 1回の反復遅延 | 2.12 ms |
| SET/RESET耐久性 | 10¹⁰回 |
| 報告された歩留まり | 99.9999%以上 |
本論文では、このシステムをサブ10ミリ秒神経力学プラットフォームと説明しており、報告された1回の反復結果は2.12ミリ秒である。
研究チームは、本システムを最先端の専用神経力学システムハードウェアおよびNVIDIA A100 GPUと、高忠実度モデリングタスクにおいて比較した。
同じ種類の神経力学計算において、本チップは以下の性能を達成したと報告されている。
| 比較項目 | 報告結果 |
|---|---|
| 速度 vs. 専用神経力学システムASIC | 3.82倍–36.27倍高速 |
| 消費電力 vs. 専用神経力学システムASIC | 11.75倍–24.73倍低減 |
| 速度 vs. NVIDIA A100（皮質モデリング） | 50.38倍–478.18倍高速 |
これらの数値は特定のタスクとシステムに基づくものである。本プロトタイプが一般的なAIワークロードにおいてA100よりも常に高速であるという主張と解釈すべきではない。
本アクセラレータは、特定の神経力学計算パターン向けに設計されている。その優位性は、計算タスクを相変化デバイスの特性に密接にマッピングし、汎用デジタルハードウェアで必要とされる大規模なデータ移動を排除したことにある。
研究チームは、本チップを用いて白質および灰白質の皮質表面を再構成し、三次元多様体メッシュを生成した。
システムは、閉じた種数ゼロのテンプレートから開始し、神経力学的プロセスを通じて目的の脳構造へと進化する。積分経路は滑らかさを維持しつつ、表面のトポロジー不変性を保たなければならない。
（ここに画像、説明は上記参照）
報告された結果によれば、生成された皮質表面は以下の特性を備えている。
再構成結果は、以下の幾何学的評価指標において良好な成績を示した。
これらの指標は、再構成された表面が参照構造とどの程度一致しているかを、平均偏差およびより極端な境界誤差を含めて測定する。
脳表面モデルは、外見上脳のように見えるだけでは実用的でない。
有効な幾何学的構造を備えている必要がある。
自己交差、空洞、非多様体領域は、下流の解析を信頼性の低いものにし、解剖学的計測、ナビゲーション、シミュレーション、および時間や患者を横断した比較分析に影響を及ぼす可能性がある。
アイデアを一文で入力するだけで、We0 AI が紹介サイト、ページ、CMS を生成し、公開後の顧客獲得と流入拡大を支援します。
無料登録で完全なプロジェクトを 1 つ生成
1 つの完全な生成フローを試し、最初のプロジェクトのドラフトをすぐに確認するのに最適です。
神経力学的手法は、有効なテンプレートを目的の形状に連続的に変形させることで、進化プロセスを適切に制御しながら、元の表面のトポロジーを保持しつつ複雑な解剖学的構造に適応することを可能にする。
将来の脳コンピュータインタフェース（BMI）は、信号認識や指令のトリガーをはるかに超える機能を実現する必要がある。
先進的なシステムには、以下の能力が求められる可能性がある。
このプロセスは遅延に非常に敏感である。長時間のオフライン処理を必要とする脳状態モデルでは、真のインタラクティブな応答を実現できない。
ミリ秒級の神経力学計算は、より個人化され、継続的に更新される神経状態表現をサポートし、BMIを基本的な信号分類からリアルタイムモデリングと適応的インタラクションへと前進させる可能性がある。
現在の成果は研究プロトタイプであり、直接埋め込めるBCIプロセッサではない。システム統合、ロバスト性、医学的検証、パッケージング技術、データ収集、規制当局の承認など、さらなる開発が必要である。
本研究は同時に、医用画像処理や計算神経科学の分野における応用の可能性を示している。
将来の展開として考えられる方向性は以下の通りである。
アルツハイマー病やパーキンソン病などの疾患においては、脳構造や機能の微細な変化が臨床的に重要な意味を持つ可能性がある。
より高速なモデリング技術により、研究者や臨床医はこれらの変化をよりインタラクティブに分析できるようになる。
ただし、このチップ自体には疾病診断機能はない。臨床応用には、検証済みの医用モデル、代表的なデータセット、前向き研究、システムレベルの安全性テスト、およびそれに対応する規制審査が必要となる。
同時期に『Science』誌に掲載された展望論文は、この研究がデバイスの物理特性に基づいて計算を行うパラダイムシフトを表していると指摘している。
従来のデジタル設計は、アナログ動作、パラメータ変動、デバイスドリフトを抑制することに注力してきた。本研究はこれに対し、対象アルゴリズムの構成要素を特徴づける物理デバイス特性を特定し、それらの特性を中心に計算システムを構築するというアプローチをとっている。
この考え方は、トランジスタの微細化だけではコスト、消費電力、性能の優位性を持続的に向上させることが難しくなったポストムーア時代において特に価値がある。
新しいシステムは、より小さなトランジスタに依存するのではなく、以下の要素をますます統合するようになっている：
相変化メモリスタチップは、このより広範な研究方向性の一例である。
本プロジェクトは、北京大学の楊玉超教授、中国科学院上海マイクロシステム情報技術研究所の宋志棠研究員らのチームが共同で主導した。
『Science』誌の論文では、雷凱が第一著者とされている。公式報告には、陶耀宇、謝晨晨、闫龍浩、朱奕欣ら共同研究者の名前も挙げられている。
本研究は以下のプロジェクトおよび機関の支援を受けた：
本論文は『Science』誌第393巻第6806号105-112ページに掲載され、DOIは 10.1126/science.aee6277 である。
研究成果は重要であるが、いくつかの限界を明確にすべきである。
本チップは神経力学システムのタスクに最適化されており、汎用プロセッサとしてGPUと相互に置き換え可能なものと見なすべきではない。
本論文は製造・実験検証されたシステムを示しているが、量産規模、長期のフィールド信頼性、パッケージングコスト、ソフトウェアツールチェーン、および生産展開は、依然として独立した工学的課題である。
脳再構築は実証されたものの、臨床診断や介入にはより多くの医学的エビデンスが必要である。
相変化デバイスには、ばらつき、ドリフト、非線形性、環境感度が存在する。本研究の意義は、これらの特性の一部を制御し活用したことであり、アナログハードウェアの課題がすべて解決されたことを示すものではない。
神経力学システムは、ニューラルネットワークと連続時間微分方程式を組み合わせたもので、単に静的な予測を出力するのではなく、物理的または生物学的状態の時間発展をシミュレートすることができる。
相変化メモリスタデバイスは、制御可能な材料状態を介して情報を記憶し、異なるコンダクタンスレベルを生成する。そのコンダクタンスはプログラム可能で保持可能であり、メモリ内計算に直接使用できる。
記憶デバイスがデータを保持しながら有効な計算を実行することを指す。本チップでは、制御可能なコンダクタンスドリフトが適応ステップサイズ探索をサポートし、多レベルコンダクタンスがニューラルネットワークの乗算加算演算をサポートする。
報告されたプロトタイプシステムは、1回の神経力学反復に2.12ミリ秒を要し、論文では完全なプラットフォームを10ミリ秒未満のシステムと説明している。
研究者がテストした皮質表面再構築タスクにおいて、このシステムは50.38倍から478.18倍高速であると報告されている。これは特定のワークロードにおける比較であり、汎用AI性能が優れていることを意味するものではない。
神経力学チップは40nm CMOSプロセスで製造された。そのメモリ内計算とステップサイズドリフトアレイの総面積は0.28平方ミリメートルである。
現時点では完成された臨床製品として使用することはできない。本研究は将来のリアルタイム脳状態モデリングのためのハードウェア基盤の可能性を示したものであり、実際のBCI応用にはさらなるシステム統合、検証、規制対応が必要である。
本論文は『Science』誌に「Sub-10-millisecond neuromorphic dynamics with a phase-change memristor」というタイトルで掲載された。DOIは 10.1126/science.aee6277 である。
北京大学と中国科学院の研究者は、相変化メモリスタを用いた神経力学システムオンチップを構築し、制御可能なメモリ内計算を実現した。このデバイスは、コンダクタンスドリフトを適応積分ステップサイズ探索にマッピングし、多レベルコンダクタンスをニューラルネットワーク計算に利用する。
この40nmプロセスの試作品は、1回の反復にわずか2.12ミリ秒しか要さず、速度と消費電力において既存の専用アクセラレータを大幅に上回る。皮質表面再構築タスクでは、生成された平滑で閉じたトポロジー的に一貫した脳モデルのレイテンシが、テストしたGPUベースのソリューションよりもはるかに低かった。
本チップは依然として専用の研究プロトタイプであり、医療やBCIへの応用は将来の展望である。しかし、この研究は、新しいメモリの物理特性が単なる記憶機構としてではなく、能動的な計算リソースとして使用できることを実証している。
核心的なブレークスルーは、単に高速なチップを作ったことではない。デバイスとアルゴリズムの協調設計により、相変化メモリの挙動を神経力学計算そのものの構成要素に変換したことにある。
